Dtmf vhdlработы
Добрый день Вы можете нам помочь с кодом vhdl cyclone 10 FPGA в программе Quartus Prime
Добрый день Вы можете нам помочь с кодом vhdl cyclone 10 FPGA в программе Quartus Prime
Имеется проект VHDL, необходимо процессы вынести в отдельные компоненты без потери функциональности и работоспособности тестбенча.
Разработка системы Формирования звуковых оповещений на основе FPGA,(Development of a system for generating sound notifications based on FPGA.)
Здравствуйте, Sergey G.! Я обратил внимание на ваш профиль и хочу предложить вам для работы свой проект. Есть готовое решение на Verilog, нужно переделать на VHDL с некоторыми правками
Здравствуйте, Clevermindolex! Хочу предложить вам для работы свой проект. Есть готовое решение на Verilog, нужно переделать на VHDL с некоторыми правками
Цветомузыка. Адресная светодиодная лента, фильтр по частотам (высокие, средние, низкие), в зависимости от громкости и частоты мигает лента разными цветами
Для просмотра деталей, пожалуйста, зарегистрируйтесь или войдите в систему.
Нужен образ docker с настроенным Asterisk который проигрывает заданный audio файл в зависимости от dtmf кода
Есть процесс ffmpeg с входным сигналом,нужно по DTMF метке подмешивать другой источник. Возможно написать скрипт на python и подмешивать в pipe через stdout. Рассмотрю иные варианты
Добрый день всем! Есть алгоритм написанный в матлабе, алгоритм не большой. простой( пара массивов, пара циклов, простейшие вычисления) Необходимо его реализовать в VHDL. Спасибо.
Общая концепция: приложение для мобильного телефона, которое позволяет совершать “прозрачный” вызов выбранному абоненту через субпровайдера. Обозначение понятий. Абонент №1 - инициатор вызова Абонент №2 - абонент к которому совершают звонок Система - устройство в котором агрегированы множество линий связи от разных операторов. Приложение - программа устанавливаемая на телеф...
Общая концепция: приложение для мобильного телефона, которое позволяет совершать “прозрачный” вызов выбранному абоненту через субпровайдера. Обозначение понятий. Абонент №1 - инициатор вызова Абонент №2 - абонент к которому совершают звонок Система - устройство в котором агрегированы множество линий связи от разных операторов. Приложение - программа устанавливаемая на телеф...
i want long term employee. if you are expert in verilog, vhdl. please bid here
I have a source code and I want the testbench code for it
Requirements: - call reject/hang up, - call transfer, - no activity detection/silence detection, - DTMF detection, - Linux platform kernel version from 2.6.
i want long term employee. if you are expert in verilog, vhdl. please bid here
i want long term employee. if you are expert in verilog, vhdl. please bid here
Vending Machine Purpose: To use different acquired logic designs To gain experience of team work To design a VHDL based soda machine To test the design on the [войдите, чтобы посмотреть URL] site Tools: Compiler and testbench tools on [войдите, чтобы посмотреть URL]
You have a VHDL code and you need to describe it. I would provide example
I need the help of someone who could help me propose and implement an algorithm using constraints programming methods that supports formal verification of digital models that can be used on hardware models in VHDL , verilog, e.t.c, its quite urgent please, your help would be highly appreciated
Hi binyameen i have lab report in vhdl can you work in it
Hi Muhammad A., i have lab report in quartus vhdl can you work in it.
I'm required to design this architecture using VHDL. This architecture also consists of hops.
Hello freelancers, I am looking for an expert in VHDL/FPGA for an interesting project. The project is very small and I encourage new freelancers to place the bid. My budget is 30-40 AUD
Hello freelancers, I am looking for an expert in VHDL for an interesting project. The project is very small and I encourage new freelancers to place the bid. My budget is 30-40 AUD
i want long term employee. i need to draw internal block diagram. if you are expert, please bid here
i want long term employee. i need to draw internal block diagram. if you are expert, please bid here
i want long term employee. i need to draw internal block diagram. if you are expert, please bid here
1. Encode key presses on a standard 16-key 2. give a stable 4-bit binary output 3. Have output to indicate when a key is being pressed.
Hello freelancers, I am looking for an expert in VHDL for an interesting project.
hello I need help with VHDL, please let me know if you can help
I am looking for a robotics expert with good experience in VHDL/FPGA
I am looking for Electrical & Mechanical Engineers. I have a huge work load these days. I need experts in following areas of Electrical Engineering: 1) Control Systems 2) Intelligent & Adaptive Systems 3) Multimedia Communication & IoT 4) VHDL/FPGA I need experts in following areas of Mechanical Engineering: 1) Solidworks 2) ANSYS 3) Calculations based work 4) Report writing Experts ...
Hello, I will need a VHDL expert. Very analytical descriptions in chat. Budget: $70 USD Deadline: 9/4/2021 Best wishes
Hello, I will need a VHDL expert. Very analytical descriptions in chat. Budget: $50 USD Deadline: 9/4/2021 Best wishes
Hello, I will need a VHDL expert. Very analytical descriptions in chat. Budget: $50 USD Deadline: 9/4/2021 Best wishes
Particle Swarm Optimisation(PSO) tuned Fractional Order PID Controller for power electronics application using FPGA everything has to be in Verilog/VHDL.
I am looking for experts in VHDL/FPGA from pakistan for small tasks, I will share work details in chat
Assalam o alaikum !!! I need experts in following areas: 1) Adaptive Systems (Matlab) 2) ASIC Design 3) VHDL/FPGA 4) Multimedia communication and IoT (Matlab) I have a lot of projects in these fields and looking for long term work relation.
Ich benötige Unterstützung bei der Programmierung in Assembler and VHDL. Die Aufgaben sind nur in Deutscher Sprache verfügbar. Ich brauche Deine Unterstützung am Dienstag den 6. April von 11 bis 13 Uhr. Ich kann Dir vorab Beispielaufgaben zusenden.
To design and implement a robotic system, RISC processors are considered vital as they provide security and reliability. You are required to program and demonstrate a 16-bit RISC processor for the given instruction set in VHDL. You are required to design and implement each component such as arithmetic logic unit (ALU), memory system, control unit etc. separately in VHDL and verify them on FPGA...
I am looking for experts in VHDL/FPGA for a project, I will share work details in chat. I have a simple task and my budget is 30$
Design a soda vending machine that can deliver three kinds of soda, A, B and C. All the three soda cost the same amount - 70 cents. The vending machine has four coin slots, one each for nickel (N = 5c), dime (I = 10c), quarter (Q = 25c) and dollar (D = 100c). Coins are inserted into the machine one at a time in any order. The machine should take coins until 70 cents or more has been put in. When t...
• Make the Memory Map for the following configuration • 1 microprocessor 16 bits addresses • 1 Eprom (16 bits) and a RAM (16 bits) • 9 sensors described in the attached tables • 3 actuators described attached Indicate the addresses in Hexadecimal for each object • Make the VHDL code for the selection of objects • Draw the diagram (processor and other circuits)
quartus and more information will be provided