Изображение профиля vlsirajagopal
@vlsirajagopal
Флаг India Pudhukottai, India
На сайте с 25 сентября 2013 г.
1 Рекомендации

vlsirajagopal

В сети Офлайн
Verilog , VHDL, System verilog, UVM. Synopsys VCS, VIVADO,MODELSIM,XILINX ISE, Design vision (Design compiler) , Prime time,TMAX Would like to work on my skills.
$15 USD/hr
24 отзыва(-ов)
5.4
  • 100%Выполненные работы
  • 71%В рамках бюджета
  • 74%Своевременность
  • 16%Рейтинг повторного найма

Портфолио

Последние отзывы

Опыт работы

Senior verification engineer

Jul 2016 - Nov 2017 (1 year)

Block level verification of ethernet switches.

Verification engineer

Jul 2013 - Jun 2016 (2 years)

Verification of ethernet switch(both custumer end switch, ISP switch) ,Central memory management controller using Systemverilog,UVM.

Asic Design/verification engineer

Jun 2011 - Jun 2013 (2 years)

Verification of ethernet switch ,scheduler,Txole, DMA (AXI) using System verilog UVM.

Образование

BE

2007 - 2011 (4 years)

Квалификация

Diploma in ASIC (2011)

RV -VLSI design centre

Whole flow of ASIC with hands on project(Design,DV,STA,PD,Layout).

Верификации

  • Соединить с Facebook
  • Предпочтительный фрилансер
  • Оплата подтверждена
  • Телефон подтверждён
  • Личность подтверждена
  • Электронный адрес подтвержден

Мои лучшие навыки

Искать похожих фрилансеров